



טרנזיסטור MOS

מחבר: איל רוטמן

מסמך זה הורד מהאתר <http://www.underwar.co.il>.

אין להפיץ מסמך זה במדיה כלשהי, ללא אישור מפורש מאת המחבר. מחבר המסמך עשה כל שביכולתו למנוע טעויות. עם זאת, מחבר המסמך אינו אחראי לכל נזק, ישיר או עקיף, שיגרם עקב השימוש במידע המופיע במסמך, וכן לנכונות התוכן של הנושאים המופיעים במסמך.

רמות האנרגיה בכל שכבה מופרדות זו מזו כיוון שאין יכולת מעבר מטען בניהן ולכן אין יכולת לרמות פרמי להגיע לרמה אחידה בחתך כל השכבות. כל רמת אנרגיה, המייצגת את אנרגיית אלקטרון המצוי בה, מיוחסת לכן לרמת אלקטרון חופשי E_0 . זו רמת הרפרנס ולכן ניתן לדעת מה האנרגיה בין רמות השכבות השונות.

ϕ פונקציית עבודה – תוספת האנרגיה שיש לתת לאלקטרון בתוך החומר הנמצא ברמת פרמי, על מנת להוציאו ולהופכו לחופשי. אנרגיה זו היא סף מינימאלי כאשר כל אנרגיה גבוהה מזו גם כן תוציאו לחופשי.

קדם לאפיניות – במל"מ יש להוסיף ϕ על מנת להוציא אלקט' מ- E_F לרמת הוואקום. מאחר ובמל"מ


E_F מצוי בתוך האיזור האסור בו לא מצויים אלקט' נעדיף את השימוש במושג אפיניות.

χ אפיניות – תוספת האנרגיה האופיינית למל"מ שאותה חייב לקבל האלקט' הנמצא בתחתית פס


ההולכה E_C כדי שיוכל להיפלט לרמת הריק.

רמת פרמי במתכת – מצויה עמוק בתוך פס ההולכה ולפי פונקציית הפילוג של פרמי דירק, מעט אלקט' יחסית יהיו בעלי אנרגיה גבוהה ממנה בטמפ' החדר. ניתן להתייחס ל- E_F במתכת כאל רמת האנרגיה הממוצעת של רוב האלקטרונים האנרגטיים הפנויים להולכה במתכת.

רמות אנרגיה בקבל MOS כאשר מופעל מתח בשער



מופעל מתח V_G בשער ולכן רמת פרמי במתכת יורדת בשיעור qV_G . המתח נופל על התחמוצת והמל"מ כאשר פוטנציאל השטח של המל"מ- תחמוצת הוא ϕ_s וזהו המתח היוצר ולכן הנופל על שכבת המחסור במל"מ. ניתן לראות שעם ההתקרבות לפני השטח המל"מ יורד בריכוז החורים שלו ועולה בריכוז האלקטרונים.

מטען מיחסור ומטען אינברסיה לפי קירוב המחסור

$$Q_g = -(Q_{dep} + Q_{inv})$$

מטען האינברסיה מתחיל להופיע רק לאחר שמתח השער עולה על V_T . על פי הקיבול שהינו

$$C_{ox} = \frac{dQ}{dV}$$

ניתן לחוש שכל תוספת מתח מצטברת רק על קבל התחמוצת ותורמת לתוספת מטען

אינברסיה בלבד.


התקן MOS שלושה הדקים

ראינו התקן MOS בעל שני הדקים, התנהגותו ומודל פסי האנרגיה שלו. כהקדמה להבנת טרנזיסטור MOS נבין מה קורה כאשר שותלים הדק בודד סמוך לקבל MOS.


בהתקן שלושה הדקים ישנו זרם זליגה כאשר מתח הצומת גבוה מהמצע או זרם קדמי כאשר מתח הצומת נמוך ממנו. בהינתן זרם רמת פרמי אינה אחידה ונגדיר מושג של קוואזי רמות פרמי ע"פ

$$E_{Fn}, E_{Fp}$$


נושאי הרוב בחומר



האלקטרונים אינם מגיעים מגרציה תרמית כמו בקבל MOS. כאן כאשר מתקיימים התנאים לקיום אינברסיה אזי תעלת האלקטרונים מוזנת מדיפוזיה ה- n^+ (ולכן נוצרת באופן מהיר). גרציה תרמית היא תהליך איטי ואם היה כך לא ייתכן כי טרנזיסטור MOS היה מתמג כל כך מהר. המתח על שפת המל"מ הוא $V_s + 2\phi_f$ וכדי שיוכל ליפול על המל"מ $2\phi_f$ מעל מתח הדיפוזיה השער חייב להיות לפחות ב- V_T מעל V_s כי הרי יש לנו גם תשלום מתח שנופל על התחמוצת. כמו בקבל MOS לאחר קיום מטען האינברסיה כל תוספת מתח בשער מוסיפה מטען אינברסיה בלבד ולכן הקיבול הוא C_{ox} (קיבול דיפרנציאלי).



טרנזיסטור MOS



כדי להבין את ההתקן נתחיל ממתח $V_D = 0$. כאשר ישנו מתח ב-gate חזרנו לקבל MOS בעל שני הדקים בקירוב עם כל התופעות המלוות אותו. בשלב זה נעלה את המתח באופן איטי ונתבונן מה קורה. אנו נבחן את המקרה המעניין בו יש אינברסיה ברכיב בין אם התעלה לכל אורך ההתקן (מצב לינארי) או קטנה מאורך ההתקן (רוויה).

לפני שמתקיים $V_{GS} > V_T$ אין יכולת לייצר אינברסיה אפילו ליד המקור ללא קשר למתח השפך. עם קיום התעלה היא מקוצרת למקור וגם לשפך כאשר לאורכה נופל מתח V_{DS} . כדי שתהיה אינברסיה ליד המקור (שם הכי קל לייצרה) ומכיוון שתעלת האינברסיה מקוצרת למקור יש לקיים כי $V_G > V_S + V_T$, וזאת על מנת שנוכל להפיל על המל"מ $2\phi_f$ מעבר למתח V_S הנופל עליו. כדי שתהיה אינברסיה בנקודה x כלשהיא בתעלה יש לקיים כי $V_G > V(x) + V_T$. אם התנאי לא מתקיים אזי נקטעת התעלה, אך מצד שני ישנו מתח בין השפך למקור ולכן יש בכל זאת המשך תנועה של נושאי המטען מהתעלה עד השפך.

תופעה נוספת שקוראת היא העמקה של שכבת המחסור ולכן הצרות התעלה עם ההתקדמות בציר y . העמקת המחסור קוראת כיוון שפוטנציאל שפת המל"מ עולה ליניארית לפי V_{DS} . עליית הפוטנציאל לאורך השפה הוא כמו תעלת אנרגיה לאלקטרונים כך שהם נעים מאנרגיה הכי גבוהה (לגביהם) במקור כלפי השפך שם האנרגיה הנמוכה ביותר. הפסים בכל אלמנט dy מתכופפים יותר עד השפך. צפיפות המטען משטחית בהדק המתכתי של השער אחידה. מכיוון שצפיפות משטחית של מטען הדפליציה (סכימה לאורך ציר x) עולה עם ההתקדמות בציר y אזי מטען האינברסיה קטן ולכן התעלה משנה את עובייה.

עומק המחסור כתלות במתח השפה הינו

$$W_d = \sqrt{\frac{2\epsilon_{si}\phi_s}{qN_A}}$$

ומטען המחסור ליחידת שטח (סכימה על עומק בלבד)

$$Q_d = \sqrt{2qN_A\epsilon_{si}\phi_s}$$

אינברסיה חזקה (תחילת תהליך האינברסיה) קוראת כאשר בנוסף למתח המאולץ על שפת המל"מ נופל גם מתח $2\phi_f$ כאשר

$$\phi_f = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right)$$

כאשר מתח השער הינו $2\phi_f$ מתח השער הוא V_T . כל הגדלה נוספת במתח השער תייצר מטען נוסף באינברסיה ולכן מתח נוסף על התחמוצת שמקורו בדיפוזיית המקור אך ללא שינוי בשכבת המחסור.

אפקט מצע

לאחר ההבנה של מתח שפת המל"מ המשתנה לאורך המצע בגין מתח V_{DS} קל להבין את אפקט המצע כיוון שזהו אפקט זהה. כאשר קיים מתח שפה מל"מ, מתח השער צריך להיות גבוה לפחות ב- V_T ממתח השפה על מנת שתהיה אינברסיה. מתח השפה מקשה על הוצאת המטען או פיתוח שכבת המחסור. זאת ראינו כיוון שיש לכופף את הפסים ϕ_{fp} מתחת ל E_{Fn} . כאשר יש מתח מקור גבוה מהמצע זה בעצם מתח שפה גם כן ולכן על מתח השער להיות גבוה בלפחות V_T ממנו כדי שתהיה אינברסיה סמוך למקור. לחלופין אם מתח השער נותר בערכו ומעלים את מתח המקור מטען האינברסיה קטן.

נרצה למצוא מהו מתח הסף כאשר יש מתח מקור-מצע. אנו דנים במצב בו אין אינברסיה עדיין. מטען המחסור ללא V_{SB} הינו

$$Q_B = \sqrt{2qN_A\epsilon_{si}|2\phi_f|}$$

כאמור בנוכחות V_{SB} מטען המחסור קטן ולכן יהיה

$$Q_B = \sqrt{2qN_A\epsilon_{si}|-2\phi_f + V_{SB}|}$$

מתח הסף יגדל וערכו הוא

$$V_T = V_{T0} + \gamma \left(\sqrt{|-2\phi_f + V_{SB}|} - \sqrt{|2\phi_f|} \right)$$

כאשר V_{T0} הוא מתח סף אמפירי כאשר $V_{SB} = 0$. נקרא פרמטר אפקט המצע ומבטא עד כמה משמעותי שינוי ב- V_{SB} עבור V_T . מתח סף הוא חיובי עבור NMOS ושילי עבור PMOS. תמיד ϕ_f חיובי כי תלוי בריכוז הסיגים בלבד.

טרנזיסטור במצב לינארי

מצב לינארי מאופיין בכך שישנה תעלה לכל אורך ההתקן. על מנת שתעלה תהיה גם סמוך לשפך יש לקיים כי מתח השער גדול ממתח השפך לפחות במתח הסף $V_{GD} = V_G - V_D \geq V_T$. וכאשר מייחסים את המתחים למקור $V_{GS} - V_T \geq V_{DS}$. כמובן חייב להתקיים גם כי $V_{GS} \geq V_{DS}$.

פיתוח ביטוי הזרם

מטען משטחי של אינברסיה בנקודת x מסוימת הינו

$$Q_i(x) = -C_{ox} [V_{GS} - V(x) - V_T], \quad C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$5nm \text{ למשל עבור עובי תחמוצת של } 5nm, \epsilon_{ox} = 3.97\epsilon_0 = 3.5 \times 10^{-11} \frac{F}{m}, t_{ox} \approx 10nm = 100 \text{ \AA}$$

הקיבול הינו $7 fF / \mu m^2$.

הזרם הוא מכפלת מהירות הסחיפה של נושאי המטען במטען המשמש להולכה. עקב שימור מטען הזרם קבוע לאורך כל התעלה, ז"א אם נתבונן באלמנט נפח אינברסיה במיקום כלשהוא בתעלה אזי כמות המטען הנכנסת ליחידת זמן גם יוצאת מהצד השני באותה יחידת זמן אחרת קיימת הצטברות מטען. כיוון שאנו יודעים שמטען האינברסיה קטן עם ההתקדמות לשפך, כתוצאה מזרם קבוע מהירות המטען צריכה לגדול לאורך ההתקן ולכן המסקנה כי המטען מתמעט ונע מהר יותר. כמו תנועת מים בצינור ההולך וקטן.

$$I_D = -v_n(x) Q_i(x) W$$

drift velocity inversion charge per unit area

מהירות הסחיפה קשורה לניידות ע"פ

$$v_n(x) = \mu_n E(x), \quad \mu_n = \left[\frac{m^2}{V \text{ sec}} \right]$$

כאשר הניידות היא פונקציה של מבנה הגביש. ע"י הצבה של הקודמים במשוואות הזרם נקבל

$$I_D dx = \mu_n C_{ox} [V_{GS} - V(x) - V_T] dV$$

נבצע אינטגרציה לאורך התעלה

$$\int_0^L I_D dx = \mu_n C_{ox} \int_0^{V_{DS}} [V_{GS} - V(x) - V_T] dV$$

ונקבל כי

$$\begin{aligned}
 I_D &= \mu_n \frac{W}{L} C_{ox} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \\
 &= k_n' \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \\
 &= k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]
 \end{aligned}$$

כאשר

 k_n' = process transconductance parameter k_n = gain factor k_n' הוא פרמטר טכנולוגיה הכולל את הניידות וקיבול התחמוצת.

הערה - כאשר V_{DS} קטן יחסית ל- $V_{GS} - V_T$ ניתן להזניח את האיבר הריבועי במשוואת הזרם ונקבל תלות ליניארית בין זרם הטרנזיסטור לבין מתח V_{DS} .

$$I_D = k_n' \frac{W}{L} (V_{GS} - V_T) V_{DS} \Rightarrow V_{DS} = \frac{1}{\underbrace{k_n' \frac{W}{L} (V_{GS} - V_T)}_{K_m}} I_D$$

ולכן ניתן לראות שבמקרה כזה הטרנזיסטור הוא נגד שערכו מבוקר מתח שער.

הערה - W, L מייצגים את אורך ורוחב התעלה. הגדלים המשורטטים ב-layout שונים מהגדלים בפועל עקב תופעות ייצור כגון דיפוזיה צדדית ועוד. כאשר אנו כותבים W, L אנו מתכוונים לגדלים אפקטיביים כאשר האות d מסמלת את הגדלים בתכן תוכנה.

$$W = W_d - \Delta W$$

$$L = L_d - \Delta L$$

טרנזיסטור ברוויה

בכל מקום לאורך ההתקן בו מתקיים $V_{GS} - V(x) < V_T$ לא קיים מטען אינברסיה משטחי, ז"א התעלה המוליכה נעלמה או pinched off. במידה ו- $V_{GD} < V_T$ או באופן זהה $V_{GS} - V_{DS} < V_T$ תהיה נקודת צביטה לאורך ההתקן ולכן ההתקן ברוויה. ביטוי הזרם שפיתחנו נכון היכן שקיימת תעלה. המתח הנופל בין נקודת הצביטה למקור הוא $V_{GS} - V_T$ ולכן על פי הביטוי הקודם הזרם בהתקן הוא

$$I_D = k_n' \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

כאשר האינטגרל הוא עד נקודת השפך (עד שם זה המטען). כאן בפיתוח האינטגרל הוא עד נקודת הצביטה ולכן יש להציב במקום V_{DS} את $V_{GS} - V_T$ לכן נקבל:

$$I_D = \frac{k_n'}{2} \frac{W}{L} (V_{GS} - V_T)^2$$

המסקנה כי טרנזיסטור במצב רוויה פועל כמקור זרם מבוקר מתח שער ואינו תלוי המתח בין שפך למקור. (התעלה מתקצרת ולכן L זה לא נכון אלה אורך התעלה האמיתי) זה כמובן קירוב כיוון שהגדלת V_{DS} גורר קיצור התעלה, ז"א הזזת נקודת הצביטה עוד לכיוון המקור. כיוון שגודל התעלה במכנה הזרם גדל. אפקט קיצור התעלה והגידול בזרם מבוטא ע"י:

$$I_D = I'_D (1 + \lambda V_{DS}) = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 \underbrace{(1 + \lambda V_{DS})}_{\text{channel length modulation}}$$

λ הוא פרמטר ניסויי. באופן כללי הוא כמובן יחסי הפוך לאורך התעלה.


הערה – בטרנזיסטורים קצרים שכבת המחסור בשפך נוגסת נתח רחב מהתעלה ואפקט התקצרות התעלה מודגש יותר ולכן יש להיצמד לטרנזיסטורים עם תעלה ארוכה אם מקור זרם בעל התנגדות גבוהה נדרש.

קיבולים בטרנזיסטור MOS

תגובה הדינאמית של המכיל טרנזיסטורי MOS היא פונקציה של טעינת/פריקת קיבולים בלבד. קיבולים אלו הם הקיבולים המובנים ברכיב וקיבולים חיצוניים כגון קווי הולכה ועומס. הבנה מעמיקה של קיבולים אלו נדרשת על מנת לבצע תכן ברמה גבוהה. קיבולים פריזיים בטרנזיסטור MOS נובעים משלושה מקורות:

1. המבנה הבסיסי של קבל MOS.
2. מטען התעלה המוליכה.
3. אזורי המחסור של צמתי חק בממתח הפוך במקור ובשפך – קיבולי דיפוזיה.

קיבול חפיפה פרזיטית בין דיפוזיות לשער



תיאורטית דיפוזיות מקור ושפך מסתיימות בקצה השער ללא חפיפה אך מעשית עקב תופעה הנקראת lateral diffusion ישנה חפיפה של x_d בין הדיפוזיות לשער. התעלה האפקטיבית נהיית L במקום L_d , ז"א קטנה בפקטור $\Delta L = 2x_d$. מאחר ובדיפוזיות (ב-NMOS) ישנם אלקטרונים חופשיים

ישנו קיבול פרזיטי עם השער בממתח חיובי. הקיבול המשטחי הוא קיבול התחמוצת והוא ליניארי. שטח החפיפה הוא $x_d W$ לכן:

$$C_{GSO} = C_{GDO} = C_{ox} x_d W = C_o W$$

כאשר האות O משמעותה overlapping. חשוב להבין כי קיבול זה הוא ליניארי. עם עליית מתח השער מצטבר עוד מטען שלילי בדיפוזיות (בחפיפה) שהינו נושאי הרוב בדיפוזיות. זה שמתח המקור והשפך הוא שונה, לא משנה כיוון שאנו מדברים על קיבול – יחס בין שינוי מתח לשינוי מטען. כיוון ש- x_d נקבע ע"י טכנולוגיה ניתן לחברו יחד עם C_{ox} גם הוא פרמטר טכנולוגיה אזי נקבל את הקיבול ליחידת רוחב של החפיפה C_o .

קיבול תעלת ההולכה

הקיבול המשמעותי ביותר הוא קיבול שער - תעלה C_{GC} (האות C מציינת channel). הקיבול אינו ליניארי כיוון שהוא תלוי בתחום עבודתו של הטרנזיסטור וגם בכל תחום אינו ליניארי. חשוב להבין כי כמו בדיודה עקב כך שהקיבול אינו ליניארי אנו בוחנים קיבול על פי השינוי במטען עקב שינוי באלמנט מתח.

$$\frac{dQ_g}{dV_{GS}} = C_{GC}$$

קיבול שער תעלה מתחלק לשלושה מרכיבים התלויים באזור פעולת הטרנזיסטור ובמתחי ההדקים:

C_{GCS} – Gate to Source

G_{GCD} – Gate to Drain

G_{GCB} – Gate to Bulk


למרות כי הקיבול ליחידת שטח פרוס לאורך כל התעלה – כך מחלקים זאת.

הערה – אלו הם הקיבולים המוכרים הממודלים בקורס MOS כשני קבלים בטור – אחד עקב המחסור ואחד עקב האינברסיה. ז"א מתח השער נופל בחלקו הגדול על התחמוצת ובחלקו על המחסור.

שלושת מצבי הפעולה הם:


1. **קיטעון** – אין תעלה ולכן הקיבול הוא בין השער למצע בלבד.
2. **מצב ליניארי** - תעלה קיימת לאורך כל ההתקן – הקיבול בין השער למצע לא קיים כיוון שהוא מסוכך ע"י תעלת האינברסיה. אין הכוונה כי לא נופל מתח על המחסור הרי אנו יודעים שכן אלא בתוספת אלמנט מטען הוא מוסיף אלמנט מתח על התחמוצת בלבד. הקיבול ליחידת שטח מופלג בקירוב באופן אחיד בין המקור לשפך.
3. **מצב רוויה** – התעלה נגמרת בנקודת ה-pinch off ולכן הקיבול ליחידת שטח באזור השפך הוא אפסי כי תוספת מתח לא גוררת שם תוספת מטען אלא קיצור התעלה עוד יותר. הקיבול בין השער למצע עדיין נותר אפסי. כביכול כל הקיבול מצוי בין השער למקור.

תחילה נבין את קיבול הטרנזיסטור כאשר $V_{DS} = 0$ לכן הטרנזיסטור קטוע כאשר $V_{GS} < V_T$ ובמצב ליניארי כאשר $V_{GS} > V_T$.



במצב קיטעון הקיבול הוא בין השער למצע בלבד וקטן ככל שמתח השער עולה. הקיבול קטן כיוון שנפילת המתח בין השער למצע מתבצעת לאורך מרחק הולך וגדל. עם פתיחת הטרנזיסטור להולכה וכניסתו למתב פעולה ליניארי, שכבת המחסור אינה גדלה יותר ולכן קיבול שער-מצע מתאפס. שכבת אינברסיה מצטברת לאורך ההתקן כולו. הקיבולים בין השער למקור ולשפך גדלים ובעת הימצאות תעלה מלאה כל אחד מהווה חצי מקיבול התחמוצת. את סכום הקיבולים C_{GC} ניתן לראות בגרף הימני.

נמשיך בהבנת שינוי הקיבול במעבר ממצב ליניארי לרוויה. ברגע שהטרנזיסטור נפתח להולכה הקיבול מוגדר ברמת הרוויה שלו המוגדרת ע"י היחס $V_{DS} / (V_{GS} - V_T)$.



במעבר ממצב ליניארי למצב רוויה הקיבול בין השער לשפך יורדת לאפס כיוון שמתרוקן המטען באיזור והקיבול בין השער למקור עולה עקב עליית ריכוז האינברסיה בתעלה במקום זה. הקיבול הכללי C_{GC} יורד.

על מנת שנוכל לנתח ביתר קלות נאמץ מודל פשוט יותר המספק ערך קבוע לכל אחד מהקיבולים המרכיבים את קיבול השער בכל איזור פעולה.

C_G	C_{GC0}	C_{GC}	C_{GCD}	C_{GCS}	C_{GCB}	
$C_{ox}WL + 2C_oW$	$2C_oW$	$C_{ox}WL$	0	0	$C_{ox}WL$	קיטעון
$C_{ox}WL + 2C_oW$	$2C_oW$	$C_{ox}WL$	$\frac{1}{2}C_{ox}WL$	$\frac{1}{2}C_{ox}WL$	0	ליניארי
$\frac{2}{3}C_{ox}WL + 2C_oW$	$2C_oW$	$\frac{2}{3}C_{ox}WL$	0	$\frac{2}{3}C_{ox}WL$	0	רוויה

כאשר:


$$C_{GC} = C_{GCS} + C_{GCD} + C_{GCB}$$

$$C_G = C_{GC0} + C_{GC}$$

קיבולי צומת

בצמתי המקור והשפך קיים ממתח אחורי בניהם למצע. ממתח אחורי על צומת PN מייצר קיבול צומת בו דנו כאשר חקרנו דיודה בממתח אחורי. ממתח אחורי קיים בין תחתית הדיפוזיה למצע ובין הדיפוזיה לקירות הצד. קיבול הדיפוזיה הכולל, הנקרא קיבול הדיפוזיה, אינו ליניארי כפי שראינו בדיודות בממתח אחורי ועקב כך אנו חייבים להתבונן בקיבול בשינויים קטנים ולסכום אותם. דרך נוספת היא להסתכל על הקיבול באות גדול ע"י קיבול ממוצע בנקודת העבודה בה אנו דנים.

מבנה קיבול צומת דיפוזיה:



קיבול תחתית דיפוזיה – תחתית הדיפוזיה והמצע יוצרים צומת PN בממתח אחורי. הקיבול ליחידת שטח תלוי ממתח על הצומת והינו:

$$C_j = \frac{dQ_j}{dV_A} = \frac{C_{j0}}{\left(1 - \frac{V_A}{V_b}\right)^m}$$

כאשר $m = 1/2$ עבור צומת מדרגה ו- $m = 1/3$ עבור צומת ליניארית. C_{j0} הוא קיבול הצומת

בממתח מאולץ אפס. קיבול כולל של איזור המחסור הינו:

$$C_{bottom} = C_j W L_s$$

קיבול קירות צד – קירות הדיפוזיה יוצרים צמתי PN בממתח אחורי עם המצע המקיף אותם. צורת המעבר בין קיר הדיפוזיה שהינו מ"מ מסוג אחד למצע שהינו מ"מ מסוג שני היא הדרגתית וערכים אופייניים הם $0.33 \leq m \leq 0.5$. המעבר עשוי להיות שונה מהמעבר בין תחתית הדיפוזיה למצע. קיבול קירות הצד עבור שלושת הצדדים ללא הצד הפונה לתעלת המטען הינו:

$$C_{sw} = C'_{sw} x_j (W + 2L_s)$$

כאשר C'_{sw} הוא קיבול קיר צד ליחידת שטח. מאחר ו- x_j הוא פרמטר טכנולוגיה נהוג לאחד אותו עם

$$C_{jsw} = C'_{sw} x_j$$

הערה – בעיקרון יש לכלול בקיבול קירות הצד את קיבול צד הדיפוזיה הפונה לתעלת המטען אך בד"כ שיטחו קטן מאוד והוא זניח עבור ניתוח מסדר ראשון. במודל Spice בד"כ יצוין ע"י C_{jswG} עבור המקור.


ביטוי כללי לקיבול צומת (דיפוזית) מקור או שפך הינו:

$$C_{diff} = C_{bottom} + C_{sw} = C_j W L_s + C_{jsw} (W + 2L_s)$$

להזכיר כי זהו קיבול לאות קטן. קיבול לאות גדול יש לבצע אינטגרציה או ע"י שיטת קיבול ממוצע כמו שבוצע עבור דיודה בממתח אחורי.

מודל קיבולי לטרנזיסטור MOS

בהתבסס על כלל הקיבולים שפורטו עד כה ניתן לגבש מודל חשמלי מפורט של קיבולי הטרנזיסטור.



כאשר

$$C_{GS} = C_{GCS} + C_{GSO}$$

channel overlapping

$$C_{GD} = C_{GCD} + C_{GDO}$$

channel overlapping

$$C_{GB} = C_{GCB}$$

depletion

$$C_{SB} = C_{Sdiff}, \quad C_{DB} = C_{Ddiff}$$

כדי לבצע תכן טוב חובה לשלוט בקיבולים הקיימים וכן להבין אינטואיטיבית מי משפיע ומי לא.

דוגמא מספרית הממחישה את ערכי הקיבולים הינה:

נתונים:

$$\begin{aligned}t_{ox} &= 6nm \\L &= 0.24\mu m \\W &= 0.36\mu m \\L_D &= L_S = 0.625\mu m \\C_o &= 3 \cdot 10^{-10} F/m \\C_{j0} &= 2 \cdot 10^{-3} F/m^2 \\C_{jsw0} &= 2.75 \cdot 10^{-10} F/m \\ \varepsilon_{ox} &= 3.5 \cdot 10^{-11} F/m\end{aligned}$$

יש לחשב את הקיבולים במצב של אפס מתח בכל ההדקים. הטרנזיסטור בקיטעון ולכן אין תעלה, לכן הקיבול בין השער למקור או השפך הוא אפס. קיבול בין השער למצע הינו:

$$C_{GCB} = C_{ox}WL = 0.5fF$$

קיבול הנובע מחפיפה בין דיפוזיות המקור והשפך עם השער הינו:

$$C_{GSO} = C_{GDO} = C_oW = 0.11fF$$

קיבול תחתית הדיפוזיה למצע הינה $C_{j0}WL_S = 0.45fF$ וקיבול קירות צד הוא

$$C_{jsw0} = (W + 2L_S) = 0.44fF \text{ . לכן קיבולי הדיפוזיה הכוללים הינם:}$$

$$C_{Sdiff} = C_{Ddiff} = 0.89fF$$

נראה כי קיבולי הדיפוזיה הם הקיבולים הדומיננטיים אך אל לנו לשכוח שמצב אפס מתח הוא המצב הגרוע ביותר. כאשר ישנם מתחים צומת הדיפוזיות מתרחבות והקיבול קטן לעומת זאת כאשר קיימת תעלה אינברסיה בטרנזיסטור קיבול השער גדל. באופן כללי קיבול השער הוא הדומיננטי וקיבולי הדיפוזיה חשובים אך בעלי גודל נמוך יותר.

ניתן לראות בנוסף כי גודל הדיפוזיות הינו משמעותי ביחס לאורך התעלה ואף גדול ממנה משמעותית בדוגמא זו - קרוב לפי 3.

התנגדות דיפוזיות מקור ושפך


התנגדויות טוריות במקור ובשפך הן אלמנטים פרזיטיים נוספים בטרנזיסטור. ביטוי להתנגדויות הוא:

$$R_{S,D} = R_{\square} \frac{L_{S,D}}{W} + R_{Contact}$$


R_C הוא התנגדות המגע, R_{\square} הוא התנגדות לריבוע השווה בעצם להתנגדות הסגולית חלקי עובי הדיפוזיה כפי שהוסבר למשל במוליכים במעגל משולב. תחום ערכים אופייני הוא $[20,100]\Omega/\square$. ההתנגדות לריבוע היא קבוע ללא קשר לגודל צלע הריבוע.

התנגדויות טוריות אלה פוגעות בביצועי הרכיב כיוון שהם מקטינות את זרם הפעולה שלו בכך שישנה הקטנת מתחים אפקטיבית של V_{GS}, V_{DS} . רצוי להקטין את ערכי ההתנגדויות עד כמה שניתן. תהליך נפוץ להורדת התנגדות הוא ציפוי המקור והשפך בחומר בעל התנגדות נמוכה כגון טיטניום או טונגסטן. תהליך זה נקרא silicidation והתנגדות יורדת לערכים של $[1,4]\Omega/\square$.

מעגל הכולל התנגדויות פרזיטיות הינו:



הגדרת פרמטרים:



מודל Spice לטרנזיסטור MOS

ל-Spice יש שלושה מודלים של MOSFET השונים ברמת עומק הפרמטרים:

- Level1 – יישום מודל Shichman – Hodges המבוסס על טרנזיסטור בעל תעלה ארוכה ותוצאות המודל דומות למוצג במסמך זה. במודל אין התייחסות לאפקטים של תעלה קצרה.
 - Level2 – מיישם פרמטרים פיסיקאליים שונים של הטרנזיסטור כדי להגדיר את משוואות הסימולציה כגון רווית מהירות, ירידה בניידות וכו'.
 - Level3 – מודל חצי אמפירי – מבוסס על ביטויים חצי אנליטיים וחצי ניסויים. מסתמך על פרמטרים הנמדדים מהרכיב כדי לסמלצו.
- שלושת המודלים אינם טובים ברגע ששורדים לגדלים של תעלות מתחת ל- $1\mu m$ שזו הטכנולוגיה כיום אך טובים לתכן מסדר ראשון.